

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problems Mailbox.**

EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER : 07078815
PUBLICATION DATE : 20-03-95




APPLICATION DATE : 30-06-93
APPLICATION NUMBER : 05160826

APPLICANT : KAWASAKI STEEL CORP;

INVENTOR : MIYAMOTO IKUO;

INT.CL. : H01L 21/3205 H01L 21/28 H01L 21/285

TITLE : SEMICONDUCTOR DEVICE AND ITS
MANUFACTURE



ABSTRACT : PURPOSE: To provide a semiconductor device and its manufacturing method wherein the coverage of a step-difference in a fine device is sufficiently ensured, the wiring formation process can be simplified, and low resistance wiring of high reliability is formed.

CONSTITUTION: By an ion implantation method, W ions are implanted in the bottom part 14a of a wiring trench 14. This ion implantation is performed by using resist 16 as a mask which resist has been stuck at the time of forming the wiring trench 14. As the result, a layer containing W is formed in the bottom part 14a of the wiring trench 14.

COPYRIGHT: (C)1995,JPO

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平7-78815

(43) 公開日 平成7年(1995)3月20日

(51) Int.Cl. ⁷	識別記号	庁内整理番号	F I	技術表示箇所
H01L 21/3205				
21/28	3 0 1 R	7376-4M		
21/285	C	7376-4M		

審査請求 未請求 請求項の数 2 O L (全 4 頁)

(21) 出願番号 特願平5-160626

(71) 出願人 000001258

川崎製鉄株式会社

兵庫県神戸市中央区北本町通1丁目1番28号

(22) 出願日 平成5年(1993)6月30日

(72) 発明者 宮本 郁生

東京都千代田区内幸町2丁目2番3号 川崎製鉄株式会社東京本社内




(74) 代理人 弁理士 小杉 佳男 (外2名)

(54) 【発明の名称】 半導体装置及びその製造方法

(57) 【要約】

【目的】 微細デバイスの段差部における被覆性を充分確保し、しかも、配線形成工程の単純化が達成できると共に低抵抗で信頼性の高い配線を有する半導体装置及びその製造方法を提供する。

【構成】 イオン注入法により配線溝14の底部14aにW-イオンを打ち込む。このイオン注入は、配線溝14を形成した時に塗布したレジスト16をそのままマスクにして行う。この結果、配線溝14の底部14aにWを含んだ層が形成される。



【特許請求の範囲】

【請求項1】 半導体基板に形成された、配線溝及びコンタクト孔を有する絶縁膜と、

前記配線溝の底部に形成された、CuもしくはCu合金を選択成長させるための種金属を含む層と、
前記配線溝及び前記コンタクト孔に形成されたCu系配線とを備えたことを特徴とする半導体装置。

【請求項2】 半導体基板に絶縁膜を形成する工程と、
該絶縁膜に配線溝及びコンタクト孔を形成する工程と、
前記配線溝の底部に、CuもしくはCu合金を選択成長させるための種金属を含む層を形成する工程と、
前記コンタクト孔及び前記種金属を含む層が形成された前記配線溝に、CuもしくはCu合金を選択成長させることによりCu配線を形成する工程とを含むことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、CuやCu合金を配線材料として用いたCu系配線が形成された半導体装置及びその製造方法に関する。

【0002】

【従来の技術】 AlやAl合金は、加工の容易さ、電気抵抗、及びシリコン基板との接触抵抗等の点から配線材料として有利であることが知られている。このため、従来から、半導体装置の配線材料としては、AlやAl合金が一般的に用いられている。しかし、半導体素子が更に集積化されてくると、AlやAl合金を配線材料として用いたAl系配線の抵抗よりもさらに低抵抗の配線が要求される。また、Al系配線は配線断面積が小さくなると、エレクトロマイグレーション、ストレスマイグレーションにより断線を生じやすい等の信頼性上の問題があり、このためこれらマイグレーションに対して耐性の強い配線が要求される。

【0003】 そこで、低抵抗の配線として、Cu系配線の利用が検討されている。また、このCu系配線はAl系配線に比べ耐エレクトロマイグレーション性、耐ストレスマイグレーション性に優れており、高い信頼性が期待される。また、従来から、配線の形成には、PVD法（物理的気相成長法）の一つであるスパッタリング法や蒸着法等が用いられている。しかし、デバイスの微細化が進むにつれ、コンタクト孔のアスペクト比も増大しており、PVD法ではこのようなアスペクト比の大きいコンタクト孔内を十分な段差被覆性をもって成膜することが困難である。この結果、アスペクト比の大きいコンタクト孔内あるいは段差部では、断線が発生する可能性が高い。

【0004】 そこで、CVD法を用いたコンタクト孔埋め込み方法が検討され、導電材料としてタングステンをを用いた、WCVD法によるコンタクト孔埋め込み技術が一部実用化されてきている。

【0005】

【発明が解決しようとする課題】 しかしながら、コンタクト孔の埋め込みだけをCVD法により形成することは、プロセスの複雑化・冗長化につながりコストアップが生じるという問題がある。また、配線抵抗を下げ、かつ、耐エレクトロマイグレーション性、耐ストレスマイグレーション性に優れた配線を形成するために、CuやCu合金を配線材料として用いると、Cu系配線は加工が困難であるため、実用化の障壁となるという問題がある。

【0006】 本発明は、上記事情に鑑み、微細デバイスの段差部における被覆性を充分確保し、しかも、配線形成工程の単純化が達成できると共に低抵抗で信頼性の高い配線を有する半導体装置及びその製造方法を提供することを目的とする。

【0007】

【課題を解決するための手段】 上記目的を達成するための本発明の半導体装置は、

- (1) 半導体基板に形成された、配線溝及びコンタクト孔を有する絶縁膜
- (2) 配線溝の底部に形成された、CuもしくはCu合金を選択成長させるための種金属を含む層
- (3) 配線溝及びコンタクト孔に形成されたCu系配線を備えたことを特徴とするものである。
- 【0008】 また、本発明の半導体装置の製造方法は、
- (4) 半導体基板に絶縁膜を形成する工程
- (5) 絶縁膜に配線溝及びコンタクト孔を形成する工程
- (6) 配線溝の底部に、CuもしくはCu合金を選択成長させるための種金属を含む層を形成する工程
- (7) コンタクト孔及び種金属を含む層が形成された前記配線溝に、CuもしくはCu合金を選択成長させることによりCu系配線を形成する工程を含むことを特徴とするものである。

【0009】 ここで、上記の種金属として、W、Mo、Cu、Al等の遷移金属や金属性の強い典型元素を用いることが好ましい。また、配線溝の底部に種金属を含む層を形成する方法としては、イオン注入法により上記種金属を打ち込む方法、WF₆等のガスを利用した表面処理法、またはウェット処理による表面処理法などがあり、いずれの方法でも配線溝の底部に電子が密な状態をつくることにより種金属を含む層とすることができ。

【0010】

【作用】 本発明の半導体装置ではCu系配線にしたため、Al系配線に比べ低抵抗でしかも耐エレクトロマイグレーション性、耐ストレスマイグレーション性に優れる。また、配線を囲む絶縁膜が、配線上部を除いて配線形成前に形成されているため、配線後に絶縁膜を形成する方法に比べ絶縁膜から受ける応力が小さくなり、半導体装置の信頼性を向上させることができる。

【0011】 また、本発明の半導体装置の製造方法によ

3

れば、コンタクト孔と配線溝にCuやCu合金を選択成長させてCu系配線を形成するため、段差被覆性のよい配線が形成でき、段差部における局所的な電流密度の上昇などによる配線信頼性の低下を防止できる。また、予め配線溝を形成し、この配線溝の底部に、CuやCu合金の成長核になる種金属を含む層を形成することにより、配線溝にCuやCu合金を選択成長させてCu系配線を形成する。このため、Cuの困難な配線加工を行う必要がなく、ばらつきが小さい安定な線幅を有する配線を形成することができる。

【0012】

【実施例】以下、図面を参照して本発明の半導体装置及びその製造方法の一実施例を説明する。図1は、半導体装置の製造方法を示す部分断面図である。先ず、図1(a)に示されるように、周知の方法で半導体基板10上に絶縁膜とするSiO₂膜12を形成し、コンタクト孔(図示せず)を形成する。その後、周知の写真食刻法により配線溝14を形成する。この配線溝の深さは、設計による配線厚と同等にし、3000~6000Å程度の深さとする。

【0013】次に、図1(b)に示されるように、イオン注入法により配線溝14の底部14aにW(タングステン)イオンを打ち込む。このイオン注入は、配線溝14を形成した時に塗布したレジスト16をそのままマスクとして行う。この結果、配線溝14の底部14aにWを含んだ層が形成される。次に、半導体基板10を、反応炉内温度が200~350℃のCVD装置(図示せず)に挿入し、このCVD装置内に、原料ガスとしてCu(H₂a)2-ヘキサフルオロアセチルアセトネイト銅及びH₂ガスを導入、20~80mmTorrにし、2~4分間の処理を行う。これにより、図1(c)に示されるように、3000~6000Å程度のCu層18が配線溝14に選択的に形成される。この工程では、図1(b)に示される工程において配線溝14の底部14aに打ち込まれたWがCuの成長核として働くため、配線溝14にCuが選択的に成長する。また、コンタクト孔(図示せず)の底部は、Cu配線が半導体基板10が露出しているため、Wを注入しなくても、Cuが選択的に成長する。

4

【0014】以上の工程後、絶縁膜を形成し、さらに図1に示される工程を繰り返すことにより、多層配線構造を有する半導体装置を形成することができる。上記の方法で製造された半導体装置は、従来のAl系配線の半導体装置に比べ配線抵抗を30~40%下げることができる。例えば純Alで配線を形成した場合の抵抗3.3μΩcmに対し、純Cuで配線を形成すると抵抗2.6μΩcmとなる。さらに、配線幅0.8μm、配線厚み0.6μm、電流密度5×10⁴A/cm²の条件で寿命試験をすると、Al合金(Al-0.5wt%Cu)で形成されたAl配線に比べ数10倍~100倍配線寿命が向上する。また、銅の加工工程を伴わないため、ばらつきの小さい均一な配線幅を得ることができる。

【0015】本実施例では、図1(b)に示す工程で、銅の成長核として、Wを用いたが、Mo、Cu、Al等の遷移金属及び金属性の強い典型元素を用いてもよい。また、イオン注入により金属を打ち込んだが、イオン注入法のみならずWF₆等のガスを利用した表面処理法、ウェット処理による表面処理等により表面状態を変えることによる方法を用いてもよい。

【0016】

【発明の効果】以上説明したように本発明によれば、配線溝の底部に種金属を含む層を形成することにより、コンタクト孔だけではなく配線全部を、CuもしくはCu合金を選択成長させて形成したため、Cuの配線加工の問題を排除し高信頼性の低抵抗Cu系配線を得ることができ、しかも微細デバイスの段差部における被覆性を充分確保できる。

【図面の簡単な説明】

【図1】本発明の一実施例の半導体装置の製造方法を示す部分断面図である。

【符号の説明】

- 10 半導体基板
- 12 SiO₂膜
- 14 配線溝
- 14a 底部
- 16 レジスト
- 18 Cu層

(4)

特開平7-78815

【図1】

